客服
TEL 等离子刻蚀系统完整手册资料Tactras Vigus
首页 >半导体设备资料 >晶圆制造:光刻-显影-刻蚀-热处理 2024-01-31 报告错误错误问题可与客服联系,感谢您的支持! [获取免费下载] 觉得本站不错记得分享给好友哦! 0
16
图纸预览图
图纸预览图
图纸预览图
图纸预览图
资料描述

TEL = Tokyo Electron(东京电子),全球半导体刻蚀设备龙头;Tactras™ 是 TEL 经典300mm(12 英寸)集群式等离子刻蚀设备平台(2006 年上市);Vigus™ 是搭载在 Tactras 主机框架上的介质刻蚀工艺腔室型号,完整设备全称:Tactras™ Vigus Plasma Etch System,业内简称 Tactras Vigus 氧化层 / 介质刻蚀机

image

Tactras整机外观

二、平台硬件核心特性(Tactras 主机)

  1. 紧凑矩形集群架构行业首创横向并排工艺腔,占地面积远小于传统圆形集群,晶圆传送速度行业顶尖,工厂 Fab 产线空间利用率大幅提升。

  2. 模块化腔室扩展单台主机最多搭载6 个 Vigus 工艺腔,可混配不同刻蚀腔,灵活搭配工艺;标配 3 片晶圆装载端口(Load Port)、真空传送腔、预真空锁腔(Loadlock)。

  3. 高量产稳定性上市超 20 年,成熟量产平台,广泛用于成熟逻辑、存储、功率半导体,二手翻新设备流通量极大。

  4. 统一真空与传送系统中央真空机械臂同步多腔并行加工,降低晶圆等待时间,提升单片产出(WPH)。

三、Vigus™ 工艺腔核心能力(介质刻蚀专用)

Vigus 腔主打电介质薄膜干法等离子刻蚀(Dielectric Etch),是后端金属层 BEOL、浅沟槽、通孔主流腔室:

  1. 核心加工场景

  • 高纵横比通孔 / 接触孔刻蚀(High Aspect Ratio Hole)

  • 氧化硅、低 k/ULK 介质沟槽刻蚀(Trench Etch)

  • 硬掩模、氧化层掩模刻蚀

  • 芯片后端 BEOL 层间介质、通孔刻蚀

关键工艺指标

  • 片内刻蚀均匀性优异、片间偏差极小;

  • 高刻蚀选择比,精准停在下层停止层;

  • 高刻蚀速率,兼顾量产效率与图形剖面垂直度;

  • 低颗粒产生,提升晶圆良率。

等离子技术电容耦合 CCP 等离子源,多频段 RF 功率独立控制,精准调节离子能量与自由基比例,适配深浅不同介质图形;配套静电吸盘 ESC 控温,稳定晶圆表面温度。

image

Vigus工艺腔内部

image

腔室真空组件

四、适用芯片工艺节点与产品

  1. 工艺制程:成熟制程全覆盖(28nm、40nm、55nm、90nm 及以上),适配存储 Flash、功率器件、MCU、模拟芯片;

  2. 晶圆尺寸:仅支持 **300mm(12 英寸)** 硅片;

  3. 同平台其他腔室区分

  • Vigus:介质 / 氧化层刻蚀(Dielectric)

  • Vesta:多晶硅、导体刻蚀

  • UDEMAE:功率器件深沟槽专用腔

五、设备应用场景

  1. 新建成熟制程 12 寸 Fab 量产线主力介质刻蚀机;

  2. 功率半导体(IGBT、MOSFET)沟槽、终端区氧化层刻蚀;

  3. 存储芯片 NOR/NAND 接触孔、通孔刻蚀;

  4. 二手翻新设备广泛用于封测、特色工艺代工厂。


下载需要8金币 推广可免费下载
资料信息
资料ID :324
文件大小:14.07M
资料格式:pdf
相关说明:若下载有问题,请在右侧咨询在线客服! 本站资料由用户自行上传,如权利人发现存在误传其作品情形,请及时与本站联系。